

УДК 004.31

Діденко А.Є.¹, Зеленьова І. Я.²

¹студ.гр. КНТ-527 НУ «Запорізька Політехніка»

²к.т.н., доц. каф. КСМ НУ «Запорізька Політехніка»

АНАЛІЗ МЕТОДІВ ПІДВИЩЕННЯ ЕФЕКТИВНОСТІ МНОЖЕННЯ ДВІЙКОВИХ ЧИСЕЛ

Множення є однією з основних операцій, що виконується в арифметико-логічних пристроях комп'ютерів. Оскільки операція множення використовується в багатьох задачах, які реалізуються на ПЛІС, то від ефективності виконання алгоритму множення залежить і ефективність пристрою, що може бути виражена у швидкості роботи, апаратних витратах, вартості розробки, тощо.

Базовий алгоритм множення двох двійкових чисел x та y довжини n виконується за наступною формулою:

$$p = \sum_{i=0}^{n-1} x \cdot y_i 2^i \quad (1)$$

З формули (1) видно, що для того, щоб перемножити два числа довжини n , необхідно спочатку вирахувати n значень $x y_i 2^i$, а потім виконати $n-1$ операцій додавання часткових сум.

Суто архітектурним методом покращення алгоритму множення є зменшення кількості суматорів. Для покращення алгоритму, представленого у формулі (1), можна зменшити кількість суматорів до одного і використовувати його повторно упродовж всього процесу множення. Таким чином, алгоритм множення зміниться наступним чином [1]:

$$p[i+1] = 2^{-1}(p[i] + x \cdot y_i \cdot 2^n), \quad i = \overline{0, n-1}, \quad (2)$$

де $p[0]=0, p = p[n]$.

Кожен крок в формулі (2) складається з додавання до попередньої суми значення $x_i 2^n$, та зсуву отриманого результату на одну позицію вправо. Множник 2^n означає зсув вліво на n позицій для вирівнювання множника x із найбільш значущою половиною регістру добутку p (регістр добутку p містить $2n$ біт).

Можна виділити три методи покращення алгоритму множення [2], що представлений формулою 1, а саме:

- зменшення кількості часткових сум;
- прискорення обчислення часткових сум;
- прискорення додавання часткових сум.

Метод прискорення додавання часткових сум заснований на використанні так званого суматору із збереженням переносу (Carry-Save Adder, CSA), що дозволяє виконувати складання трьох та більше операндів, зменшуючи кількість міжразрядних переносів. При аналізі структурної схеми суматору зі збереженням переносу, що використовується в схемі помножувача [2], стає очевидно, що часткові суми, позначені літерами M , додаються одночасно на двох суматорах CSA. Далі виконується передача відповідних векторів сум Z та векторів переносів C на інші суматори CSA. При формуванні кінцевої суми P використовується один із можливих паралельних суматорів.

Для зменшення кількості часткових сум використовують метод множення, що називається алгоритмом Бута. Алгоритм Бута дозволяє зменшити кількість часткових сум при появі групи послідовних нулів чи одиниць в множнику. При появі послідовності нулів накопичена сума просто зсувається вправо на кількість нулів. При появі послідовності, наприклад, m одиниць, кількість часткових сум буде менше m [4]. Так, послідовність одиниць, яку можна записати як $\dots 0\{11\dots 11\}0\dots$ можна представити наступним чином:

$$\dots 0\{11 \dots 11\}0 \dots = \dots 1\{00 \dots 00\}0 \dots - \dots 0\{00 \dots 01\}0 \dots \quad (3)$$

Виходячи з формули 3, замість додавання m часткових сум виконується одне додавання, одне віднімання та зсув на m біт вправо.

Таким чином, застосовуючи методи покращення алгоритму множення двійкових чисел, можна підвищити ефективність роботи обчислювального пристрою. Це дає підставу для подальшого використання структурних властивостей сучасних ПЛІС при проектуванні та реалізації схеми множення цілих чисел.

СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ

1. Milos D. Ercegovac, Tomas Lang. Digital Arithmetic / Milos D. Ercegovac, Tomas Lang. - San Francisco: Morgan Kaufman Publisher, 2004. - 709 p.
2. Wallace C. S. A Suggestion for a Fast Multiplier / C.S. Wallace // IEEE Trans. Electron. Comput. – New York: IEEE, 1964. – Vol. EC-13. – P.14-17.
3. Vladutiu M. Computer Arithmetic Algorithms and Hardware Implementations. - Berlin: Springer-Verlag, 2012. - 267 p.
4. Israel K. Computer Arithmetic Algorithms. - Natick, Massachusetts: A K Peters, 2002. - 281 p.