

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
Національний університет «Запорізька політехніка»



Факультет комп'ютерних наук та технологій
Кафедра «Комп'ютерні системи та мережі»

ЧАРОВАТИЙ ПАВЛО ГЕННАДІЙОВИЧ
Група КНТ-613м

СПОСЛІДОВНИЙ ОБЧИСЛЮВАЧ НА ПЛІС ІЗ
АПАРАТУРНОЮ ОПТИМІЗАЦІЄЮ

АВТОРЕФЕРАТ

магістерської роботи на здобуття освітньо-кваліфікаційного
рівня «магістр» 123 «Комп'ютерна інженерія»
освітньої програми «Спеціалізовані комп'ютерні системи»

2025 р.

Магістерська робота є рукописом.

Робота виконана в Національному університеті «Запорізька політехніка», на кафедрі комп'ютерних систем та мереж

Керівник

кандидат технічних наук, доцент
Зеленьова Ірина Яківна,
Національний університет «Запорізька політехніка», доцент кафедри комп'ютерних систем та мереж

**Офіційний
рецензент:**

кандидат технічних наук, доцент
Степаненко Олександр Олексійович,
Національний університет «Запорізька політехніка», доцент кафедри «Програмні засоби»

Захист відбудеться "23" січня 2025р.

Секретар екзаменаційної комісії, асистент кафедри
комп'ютерних систем та мереж

Т.В. Голуб

ЗАГАЛЬНА ХАРАКТЕРИСТИКА РОБОТИ

Актуальність проблеми. Цифрові системи, що застосовуються у мобільних пристроях, промислових контролерах та системах автоматизації складаються із взаємодії керуючого та операційного автомата, які забезпечують управління процесами і виконання обчислень. З розвитком технологій зростають вимоги до їх продуктивності, енергоефективності та мініатюризації. Сучасні тенденції мікромініатюризації й оптимізації апаратних ресурсів диктують необхідність архітектурної оптимізації для досягнення високої ефективності при мінімальних апаратних витратах. Баланс між швидкодією та апаратною складністю є ключовим фактором: використання послідовних обчислювачів забезпечує простоту реалізації, але обмежує швидкодію через неможливість паралельної обробки задач. Натомість паралельне підключення кількох послідовних обчислювачів дозволяє обробляти декілька задач одночасно, що значно підвищує продуктивність. Вибір архітектури операційного автомата з узагальненими мікроопераціями дозволяє знизити апаратні витрати без зниження швидкодії, що важливо для систем із жорсткими обмеженнями на енергоспоживання та розміри.

Мета і задачі дослідження. Метою роботи є розробка пристрою оптимізованого за апаратурою, який забезпечує мікромініатюризацію.

1. Розробити операційний автомат типу М для мінімізації апаратних витрат та забезпечення гнучкого керування алгоритмами;
2. Синтезувати схему керуючого автомата за граф-схемою алгоритму для реалізації логіки управління макрокомандами;
3. Реалізувати цифрову схему у середовищі Active-HDL та провести тестування коректного функціонування основних компонентів на часових діаграмах;
4. Дослідити сумісність цифрової схеми та оцінити апаратні витрати на мікросхемах фірми Altera;

Об'єктом дослідження є методи синтезу операційних автоматів.

Предметом дослідження є архітектура операційного автомата типу М- mutual з узагальненими мікроопераціями, методи

його проектування, верифікації та тестування на сучасних мікросхемах.

Матеріали і методи. Методи дослідження роботи операційних та керуючих автоматів базуються на аналізі сучасних джерел, статей і технічної документації мікросхем. Формування операційного та керуючого автоматів здійснюється на основі граф-схем алгоритмів, що визначають логіку роботи системи.

Для створення та аналізу коректності функціонування схем обчислювальної системи використовується симуляція в середовищі розробки та верифікації Active-HDL, що дозволяє оцінити правильність логічних зв'язків та взаємодій у схемі.

Тестування витрат апаратних ресурсів здійснюється на основі мікросхем Altera (Cyclone, MAX, Arria) за допомогою програмного забезпечення Quartus II, яке забезпечує синтез і моделювання схем на ПЛІС.

Наукова новизна отриманих результатів:

Наукова новизна даної роботи полягає в дослідженні роботи послідовного спецобчислювача з апаратною оптимізацією на кристалах мікросхем фірми Altera.

Практичне значення отриманих результатів:

Практичне значення отриманих результатів полягає у тому, що операційний автомат типу М забезпечує мікромініатюризацію загальної схеми спецобчислювача та підвищує енергоефективність шляхом оптимізації використання апаратних ресурсів.

Апробація результатів магістерської роботи. Основні положення магістерської роботи та результати досліджень подано до участі на конференції:

- Тиждень науки-2024. Факультет комп'ютерних наук і технологій: наук.-техн. конф., 19-23 квітня 2024 р. Тематика тез «Аналіз особливостей проектування двох основних структур операційного автомата» (м. Запоріжжя, 2024 р.);

Структура та обсяг роботи. Магістерська робота складається зі вступу, трьох розділів, висновків, списку використаних джерел. Основна частина містить 63 сторінки, 20 рисунків і 4 таблиці, список використаних джерел зі 22 найменувань.

ОСНОВНИЙ ЗМІСТ РОБОТИ

У першому розділі надаються теоретичні відомості щодо архітектур процесорів, основних структур операційного блока процесора, принципу роботи FPGA, сучасних FPGA мікросхем фірми Altera і обраних засобів розробки.

У другому розділі здійснюється проектування операційного автомата типу М та керуючого автомата Мура.

Спочатку описується ширина даних використовуваних в системі і послідовне виконання мікрокоманд в кожному такті.

Потім описано структуру операційного автомата типу М та алгоритм його роботи, який зображений на рисунку нижче.




Рисунок 1 – Функціональна мікропрограма

Відображення зв'язків між компонентами автомата і визначення його структури відбувається в таблиці операторів. І на основі цієї ж таблиці реалізується функціональна схема, яка зображена на рисунку 2. Вона відображає всю структуру операційного автомата і показує, що автомат використовує узагальнені операції.




Рисунок 2 – Функціональна схема М-автомата

Для забезпечення роботи операційного автомата необхідне керування, яке реалізується за допомогою обраного автомата Мура, як найпростішого і надійного. Його логічна схема зображена на рисунку 3.




Рисунок 3 – Логічна схема керуючого автомата Мура

У третьому розділі здійснюється реалізація схем операційного М-автомата у середовищі розробки Active-HDL.

Для перевірки коректності реалізації проєктованих логічних схем було проведено їх тестування за допомогою часових діаграм.

Рисунки 4, 5, 6 показують часові діаграми розроблених схем.




Рисунок 4 – Часова діаграма операційного автомата




Рисунок 5 – Часова діаграма керуючого автомата




Рисунок 6 – Часова діаграма цифрового обчислювача

На рисунку 7, 8, 9 зображені топології мікросхем Altera, на яких розміщений обчислювач.




Рисунок 7 – Топологія мікросхеми Cyclone IV




Рисунок 8 – Топологія мікросхеми MAX 10




Рисунок 9 – Топологія мікросхеми Cyclone V

На рисунку 10 наведені апаратні затрати на різних мікросхемах для одного проекту.



Рисунок 10 – Затрати логічних елементів на різних мікросхемах

За результатами проведених тестів можна сказати, що реалізація на мікросхемі сімейства Cyclone V забезпечує мінімальне використання логічних елементів і є найефективнішим варіантом для реалізації даного обчислювача.

ВИСНОВКИ

У межах цього дослідження було реалізовано послідовний обчислювач на ПЛІС із апаратною оптимізацією, що базується на принципах операційного автомата типу М. Основною метою роботи було створення ефективної архітектури, яка забезпечує мінімізацію використання апаратних ресурсів при виконанні обчислень із заданою точністю.

Розробка пристрою виконувалася у середовищі проектування, що підтримує графічне проектування та програмування на VHDL. Графічний підхід використовувався для моделювання арифметичних, логічних і керуючих блоків, тоді як VHDL-код забезпечив реалізацію гнучкого керуючого автомата. Така комбінація методів дозволила не лише досягти апаратної оптимізації, але й підвищити гнучкість та масштабованість пристрою.

Апаратна оптимізація була досягнута завдяки раціональному розподілу функцій між окремими компонентами та використанню

мінімальної кількості логічних елементів. Узагальнена комбінаційна частина операційного автомата дозволила зменшити витрати на реалізацію складної логіки. Послідовний режим виконання мікрооперацій забезпечив узгодженість роботи пристрою при мінімальних апаратних затратах, що особливо важливо для систем, які реалізуються на ПЛІС із обмеженими ресурсами.

Функціональність пристрою була перевірена шляхом моделювання та тестування у середовищі Active-HDL із використанням часових діаграм. Часові діаграми дозволили проаналізувати роботу кожного блоку на різних етапах виконання обчислень, виявити можливі помилки та підтвердити узгодженість функціонування системи загалом.

Окрім цього, порівняння апаратних витрат виконувалося на FPGA платформах Altera (Intel). Проаналізований результат показав, що з точки зору економії апаратних витрат найкращою є мікросхема сімейства Cyclone V. Розроблений обчислювач на базі операційного автомата типу М демонструє високу апаратну сумісність із сучасними FPGA-платформами та є доцільним для використання в задачах автоматизації й цифрової обробки даних.