

МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ

Національний університет «Запорізька політехніка»

МЕТОДИЧНІ ВКАЗІВКИ

з вивчення дисципліни і виконання контрольної роботи

«ОСНОВИ МІКРОПРОЦЕСОРНОЇ ТЕХНІКИ»

для студентів спеціальності

141 – Електроенергетика, електротехніка та
електромеханіка

освітньої програми «Електротехнічні системи
електроспоживання»

заочної форми навчання

Методичні вказівки з вивчення дисципліни і виконання контрольної роботи «Основи мікропроцесорної техніки» для студентів спеціальності 141 – Електроенергетика, електротехніка та електромеханіка освітньої програми «Електротехнічні системи електроспоживання» заочної форми навчання. /Укл: О.С. Назарова, В.В. Осадчий - Запоріжжя: НУ «Запорізька політехніка», 2020. – 34 с.

Укладачі:

О.С. Назарова, к.т.н., доцент

В.В. Осадчий, к.т.н., доцент

Рецензент: А.В. Пирожок, к.т.н., доцент

Відповідальний за випуск: П.Г. Засипко, завідувач лабораторії

Затверджено
на засіданні кафедри
Електропривода і автоматизації
промислових установок
протокол № 12 від 09.07.2019 р.

Рекомендовано
до видання НМК ЕТФ
протокол № 04 від 21.11.2019 р.

ЗМІСТ

Передмова	4
Загальні методичні вказівки.....	5
Основні питання дисципліни «Основи мікропроцесорної техніки»	7
Загальні вимоги до виконання контрольної роботи	8
Задача 1	9
Задача 2	10
Задача 3	13
Приклад виконання контрольної роботи	16
Перелік посилань.....	19
Додаток А Зразок оформлення титульної сторінки	22
Додаток Б Представлення даних у двійковій, шістнадцятковій та десятковій системі числення	23
Додаток В Перелік команд мікроконтролера Intel 8051.....	24

ПЕРЕДМОВА

Методичні вказівки містять основні питання, вихідні дані та задачі контрольної роботи (КР) з дисципліни ОСНОВИ МІКРОПРОЦЕСОРНОЇ ТЕХНІКИ у відповідності до навчальних планів ОКР бакалаврів спеціальності 141 – Електроенергетика, електротехніка та електромеханіка, рекомендації до їх виконання і мають три додатки.

КР сприяє розширенню та закріпленню теоретичних знань з дисципліни при вирішенні конкретних практичних завдань, розвиває навички ведення самостійної творчої роботи та професійні якості.

У додатках подано перелік команд мікроконтролера Intel 8051, який включає назву, мнемокод, опис дій, що виконуються, таблиця представлення даних у двійковій, шістнадцятковій та десятковій системі числення та зразок оформлення титульної сторінки.

Для студентів спеціальності 141 – Електроенергетика, електротехніка та електромеханіка заочної форми навчання.

Загальні методичні вказівки

Програма вивчення нормативної навчальної дисципліни «Основи мікропроцесорної техніки (ОМПТ)» складена відповідно до освітньо-професійної програми підготовки бакалаврів спеціальності 141 – Електроенергетика, електротехніка та електромеханіка, освітня програма «Електротехнічні системи електроспоживання».

Предметом вивчення навчальної дисципліни є основи мікропроцесорної техніки, функціональні можливості мікропроцесорних систем і призначення пов'язаних з ними об'єктів при виконанні інженерних завдань за фахом.

Міждисциплінарні зв'язки. До дисциплін, які необхідні для вивчення дисципліни ОМПТ відносяться ФІЗИКА, ТОЕ, ЕЛЕКТРОНІКА. У свою чергу, знання матеріалу дисципліни ОМПТ є базовою при вивченні більшості фахових дисциплін бакалаврату та подальшої підготовки вищих ОКР.

Метою викладання навчальної дисципліни «Основи мікропроцесорної техніки (ОМПТ)» є навчити студентів застосовувати основи мікропроцесорної техніки, функціональні можливості мікропроцесорних систем і призначення пов'язаних з ними об'єктів при виконанні інженерних завдань за фахом.

Основними завданнями вивчення дисципліни «Основи мікропроцесорної техніки (ОМПТ)» є сформувати у студентів знання, вміння та навички, необхідні для розуміння питань щодо програмування МК-51, ADuC 841, здійснення перевірки розроблених програм за допомогою емулятора Franklin Software, програми «WDS Analog Devices»; ознайомитися з можливостями мікропроцесорних засобів автоматизації фірми SIEMENS.

Згідно з вимогами освітньо-професійної програми студенти повинні отримати, у результаті вивчення навчальної дисципліни:

загальні компетентності

- сучасне уявлення про стан мікропроцесорної техніки і перспективи її розвитку, знання основ архітектури ЕОМ та мікропроцесорів, загальних принципів побудови та організації мікропроцесорних систем;

- здатність використовувати професійно профільні знання, уміння і навички у галузі електричної інженерії;

- здатність розвивати вміння і навички самостійної роботи у галузі електричної інженерії, оволодівати методикою експерименту, закріплювати розрахункові, проектно-конструкторські уміння та навички;

фахові компетентності:

- застосовувати системний підхід до проектування мікропроцесорних систем;

- розробляти електричні, комбінаційні схеми для розв'язання прикладних задач;

- програмувати мікропроцесорні системи, використовуючи мову асемблер, програмні засоби розробки програм для LOGO!;

- застосовувати програми-емулятори для перевірки розроблених програм;

- застосовувати мікроконтролери у різних прикладних задачах.

На вивчення навчальної дисципліни відводиться 90 годин
3 кредити(ів) ЄКТС.

Основні питання дисципліни «Основи мікропроцесорної техніки»

1. Загальні поняття і структура мікроконтролерних систем керування електромеханічними системами.
2. Дискретні або цифрові системи керування.
3. Особливості представлення даних у двійковій, шістнадцятковій та десятковій системі числення.
4. Основні поняття булевої алгебри.
5. Структура і основні функціональні можливості базової моделі MCS-51 (МК-51).
6. Методи адресації в МК-51.
 - 6.1 Пряма адресація.
 - 6.2 Безпосередня адресація.
 - 6.3 Регістрова адресація.
 - 6.4 Побітова адресація.
 - 6.5 Непряма адресація.
7. Система команд МК-51.
 - 7.1 Арифметичні команди.
 - 7.2 Команди пересилання даних.
 - 7.3 Логічні команди.
 - 7.3.1 Логічне «І»: умовні позначення, таблиця істинності, особливості синтаксису команд, апаратна реалізація.
 - 7.3.2 Логічне «АБО»: умовні позначення, таблиця істинності, особливості синтаксису команд, апаратна реалізація.
 - 7.3.3 Логічне «НЕ»: умовні позначення, таблиця істинності, особливості синтаксису команд, апаратна реалізація.
 - 7.3.4 Логічне «Виключне АБО»: умовні позначення, таблиця істинності, особливості синтаксису команд, апаратна реалізація.
 - 7.4 Команди роботи з бітами.
 - 7.5 Команди передачі керування.
8. Розроблення програм розгалужених структур.
9. Організація циклів.
10. Робота з масивами даних.
11. Використання підпрограм.

Загальні вимоги до виконання контрольної роботи

Кожний студент заочної форми навчання в процесі вивчення дисципліни виконує контрольну роботу (КР), яка охоплює основні розділи дисципліни.

В процесі виконання КР студент повинен розв'язати 3 задачі:

- виконати розрахунки у двійковому коді, результат обчислень подати у шістнадцятковому коді згідно індивідуального завдання;
- згідно заданої функції алгебри логіки скласти комбінаційну схему, сформуванати таблицю істинності для всіх можливих комбінацій бітів порта, зобразити часові діаграми, написати програму;
- написати програму для оброблення масиву даних.

Варіанти індивідуальних завдань для кожного студента визначаються викладачем.

КР виконується на аркушах формату А4. Текст може бути виконаний рукописним способом або набраний на комп'ютері у редакторі Word, шрифт 14пт, міжрядковий інтервал 1,5; поля верхнє, нижнє, зліва та зправа по 20 мм. Роздрукована КР має бути зброшурована злівої сторони.

Послідовність розділів:

- титульна сторінка;
- задача 1, яка містить вихідні дані згідно варіанту, розрахунок у двійковому коді;
- задача 2, яка містить вихідні дані згідно варіанту, часові діаграми, текст програми та копію екрану з результатом виконання програми у Proview;
- задача 3, яка містить вихідні дані згідно варіанту, текст програми та копію екрану з результатом виконання програми у Proview;
- перелік використаної літератури.

При виконанні КР студент може користуватися не тільки літературою, що рекомендована, але і будь-якою доступною навчальною та технічною.

Задача 1

Виконати розрахунки у двійковому коді, результат обчислень подати у шістнадцятковому коді згідно індивідуального завдання (таблиця 1.1).

Таблиця 1.1 – Дані для виконання задачі 1, згідно варіанту.

№	Завдання
1.	$\overline{CBH} + D3H \vee \overline{AFH} \vee F2H \wedge 58H - 21H$
2.	$14H \vee 0DFH + 7BH \wedge \overline{C8H} \vee \overline{F2H} - 09H$
3.	$(\overline{0FFH} - 21H) \vee 89H \vee \overline{2BH} \wedge 03H + ACH$
4.	$(\overline{37H} - 20H) \vee 39H \wedge F1H \vee 0CDH + BCH$
5.	$50H \vee \overline{21H} + \overline{ABH} \vee \overline{CEH} - \overline{0FFH} \wedge 87H$
6.	$\overline{31H} - 0D2H \vee \overline{2CH} \wedge 0FDH \vee 02H + 56H$
7.	$D0H \wedge \overline{B3H} + \overline{C1H} \vee 52H \vee \overline{0CEH} - 10H$
8.	$(\overline{FFH} - 21H) \wedge 7BH \vee \overline{03H} \vee \overline{F9H} + ACH$
9.	$A0H \vee BDH + \overline{2FH} \wedge 05H \vee 0CDH - 14H$
10.	$\overline{F0H} + \overline{23H} \wedge 46H \vee 0BH \vee 0CDH - 15H$
11.	$\overline{CAH} \vee 61H - 74H \vee 0CAH \wedge 92H + DAH$
12.	$\overline{FFH} \vee \overline{A5H} - CAH \wedge 0ABH \vee 01H + DCH$
13.	$(\overline{10H} - 08H \vee 26H) \wedge F4H \vee DAH + CCH$
14.	$95H \vee CBH \wedge \overline{23H} \vee 08H - 11H + 91H$
15.	$15H \wedge 20H + 38H \vee \overline{BAH} \vee 23H - 15H$
16.	$((\overline{B0H} + A1H) \vee 46H \vee \overline{B5H}) \wedge 54H - 03H$
17.	$71H \wedge (\overline{E2H} + \overline{B3H}) \vee 0ACH \vee 09H - A1H$
18.	$\overline{2AH} - 3CH \vee \overline{B1H} \wedge (75H \vee 03H + DFH)$
19.	$58H + 21H \wedge \overline{0AAH} \vee \overline{11H} \vee \overline{DAH} - 14H$
20.	$E0H \vee (\overline{31H} + 25H \vee 0C2H \wedge 4DH) - BCH$
21.	$4AH \vee 05H \wedge \overline{2AH} \vee \overline{B2H} - 13H + DCH$

Продовження таблиці 1.1

22.	$\overline{\overline{2DH}} \wedge 91H + 7BH \vee 38H \vee 62H - 0FH$
23.	$2FH \vee (\overline{86H} \wedge \overline{ABH}) + 58H \vee 23H - 1AH$
24.	$A2H \vee 73H - \overline{01H} \vee 84H \wedge \overline{5DH} + \overline{FEH}$
25.	$\overline{CDH} \vee (\overline{82H} \wedge 13H + 58H \vee 7AH) - 10H$
26.	$\overline{20H} \wedge A1H - 7BH \vee 38H \vee 02H + \overline{FDH}$
27.	$\overline{C1H} \vee 2FH \vee 35H + \overline{10H} \wedge \overline{35H} - 13H$
28.	$\overline{F1H} \vee 24H + (\overline{10H} \vee 73H \wedge 5BH - 3AH)$
29.	$(\overline{AFH} - 8AH) \wedge 02H \vee 3FH \vee 71H + \overline{D3H}$
30.	$2BH \vee 02H + 8AH \wedge \overline{91H} \vee 53H - 1CH$

Задача 2

Згідно заданої функції алгебри логіки (таблиця 2.1) скласти:

- комбінаційну схему;
- таблицю істинності для всіх можливих комбінацій бітів порта (з проміжними розрахунками);
- часові діаграми згідно індивідуального завдання (таблиця 2.2);
- написати програму;
- навести копію екрану Proview (за допомогою «Print scrin») з текстом програми та вікнами портів P2 та P0. Показати комбінацію бітів порта P2, яка відповідає молодшій тетраді результату обчислень задачі 1.

Таблиця 2.1 - Дані для виконання задачі 2, згідно варіанту.

№	Завдання
1.	$\overline{P2.1} \wedge \overline{P2.7} \vee \overline{P2.3} \vee P2.4 \vee P2.1 \rightarrow P0.0$
2.	$P2.1 \vee P2.6 \wedge P2.2 \vee P2.4 \vee P2.2 \rightarrow P0.0$
3.	$\overline{P2.2} \vee P2.6 \vee \overline{P2.4} \wedge P2.2 \vee P2.3 \rightarrow P0.0$
4.	$\overline{P2.6} \vee P2.4 \wedge \overline{P2.2} \vee P2.5 \vee P2.4 \rightarrow P0.0$
5.	$\overline{P2.3} \vee \overline{P2.6} \vee P2.4 \wedge \overline{P2.2} \vee P2.6 \rightarrow P0.0$

Продовження таблиці 2.1

6.	$P2.7 \vee P2.4 \wedge P2.7 \wedge \overline{\overline{P2.5}} \vee P2.3 \rightarrow P0.0$
7.	$P2.1 \vee \overline{\overline{P2.7}} \wedge \overline{\overline{P2.5}} \vee \overline{\overline{P2.3}} \wedge P2.1 \rightarrow P0.0$
8.	$P2.6 \vee \overline{\overline{P2.0}} \wedge \overline{\overline{P2.7}} \vee \overline{\overline{P2.6}} \vee P2.5 \rightarrow P0.0$
9.	$\overline{\overline{P2.0}} \wedge \overline{\overline{P2.7}} \vee \overline{\overline{P2.6}} \vee P2.7 \wedge P2.1 \rightarrow P0.0$
10.	$P2.3 \vee \overline{\overline{P2.4}} \wedge P2.2 \vee \overline{\overline{P2.3}} \vee P2.5 \rightarrow P0.0$
11.	$P2.5 \vee \overline{\overline{P2.4}} \wedge \overline{\overline{P2.2}} \vee \overline{\overline{P2.3}} \vee P2.4 \rightarrow P0.0$
12.	$\overline{\overline{P2.0}} \vee P2.1 \vee P2.2 \wedge \overline{\overline{P2.3}} \wedge P2.2 \rightarrow P0.0$
13.	$\overline{\overline{P2.0}} \vee \overline{\overline{P2.1}} \vee \overline{\overline{P2.2}} \wedge P2.3 \vee P2.0 \rightarrow P0.0$
14.	$P2.3 \vee \overline{\overline{P2.1}} \vee \overline{\overline{P2.2}} \wedge \overline{\overline{P2.3}} \vee P2.0 \rightarrow P0.0$
15.	$P2.3 \vee \overline{\overline{P2.5}} \vee \overline{\overline{P2.3}} \wedge \overline{\overline{P2.4}} \vee P2.2 \rightarrow P0.0$
16.	$\overline{\overline{P2.5}} \wedge \overline{\overline{P2.4}} \vee \overline{\overline{P2.3}} \vee P2.2 \wedge P2.2 \rightarrow P0.0$
17.	$P2.3 \vee \overline{\overline{P2.5}} \vee \overline{\overline{P2.4}} \wedge \overline{\overline{P2.3}} \vee P2.6 \rightarrow P0.0$
18.	$P2.1 \vee \overline{\overline{P2.0}} \wedge \overline{\overline{P2.7}} \vee \overline{\overline{P2.6}} \wedge P2.0 \rightarrow P0.0$
19.	$P2.0 \vee \overline{\overline{P2.7}} \wedge \overline{\overline{P2.6}} \vee P2.0 \wedge P2.5 \rightarrow P0.0$
20.	$\overline{\overline{P2.0}} \wedge \overline{\overline{P2.7}} \vee \overline{\overline{P2.6}} \vee P2.7 \vee P2.1 \rightarrow P0.0$
21.	$P2.3 \vee \overline{\overline{P2.6}} \vee \overline{\overline{P2.0}} \vee \overline{\overline{P2.7}} \wedge P2.6 \rightarrow P0.0$
22.	$P2.3 \vee \overline{\overline{P2.0}} \wedge \overline{\overline{P2.1}} \vee \overline{\overline{P2.2}} \wedge P2.3 \rightarrow P0.0$
23.	$P2.5 \vee \overline{\overline{P2.2}} \vee \overline{\overline{P2.3}} \wedge \overline{\overline{P2.2}} \vee \overline{\overline{P2.4}} \rightarrow P0.0$
24.	$P2.2 \wedge \overline{\overline{P2.1}} \vee \overline{\overline{P2.2}} \vee \overline{\overline{P2.3}} \wedge P2.4 \rightarrow P0.0$
25.	$P2.2 \wedge \overline{\overline{P2.4}} \wedge \overline{\overline{P2.3}} \vee \overline{\overline{P2.2}} \vee P2.5 \rightarrow P0.0$
26.	$P2.2 \wedge \overline{\overline{P2.1}} \vee \overline{\overline{P2.4}} \vee \overline{\overline{P2.3}} \wedge P2.2 \rightarrow P0.0$
27.	$P2.3 \vee \overline{\overline{P2.4}} \wedge \overline{\overline{P2.3}} \vee \overline{\overline{P2.2}} \vee P2.1 \rightarrow P0.0$
28.	$\overline{\overline{P2.1}} \wedge \overline{\overline{P2.2}} \vee P2.0 \vee \overline{\overline{P2.3}} \vee P2.0 \rightarrow P0.0$
29.	$P2.4 \vee \overline{\overline{P2.1}} \wedge \overline{\overline{P2.2}} \vee \overline{\overline{P2.3}} \vee \overline{\overline{P2.1}} \rightarrow P0.0$
30.	$P2.4 \wedge \overline{\overline{P2.3}} \vee \overline{\overline{P2.1}} \vee \overline{\overline{P2.2}} \wedge \overline{\overline{P2.3}} \rightarrow P0.0$

Таблиця 2.2 - Дані для виконання індивідуального завдання 2, в

№	Часові проміжки, коли $P2.x = 1$			
	1-й	2-й	3-й	4-й
1.	(0-2)с, (5-7)с	(1-3)с	(6-9)с	(4-8)с
2.	(1-5)с	(2-7)с	(0-3)с, (6-10)с	(7-9)с
3.	(7-9)с	(0-5)с, (9-10)с	(1-4)с	(0-3)с
4.	(3-5)с	(1-4)с, (7-8)с	(0-6)с	(6-10)с
5.	(4-6)с, (8-9)с	(1-5)с	(4-9)с	(0-4)с
6.	(0-2)с, (6-8)с	(2-5)с, (7-9)с	(3-5)с	(6-10)с
7.	(1-6)с	(0-3)с, (7-10)с	(2-4)с, (5-6)с	(4-8)с
8.	(3-8)с	(0-2)с	(3-4)с, (9-10)с	(5-7)с
9.	(1-5)с, (9-10)с	(2-7)с	(0-4)с	(7-10)с
10.	(4-9)с	(1-5)с, (9-10)с	(6-8)с	(2-8)с
11.	(0-4)с	(1-7)с	(2-6)с, (8-9)с	(7-10)с
12.	(7-9)с	(2-4)с, (8-10)с	(3-7)с	(0-5)с
13.	(0-1)с, (3-4)с	(2-7)с	(1-3)с	(5-10)с
14.	(3-8)с	(2-7)с	(0-4)с, (8-10)с	(6-9)с
15.	(2-7)с	(1-4)с, (6-8)с	(3-7)с	(6-10)с
16.	(0-2)с, (4-7)с	(2-3)с	(6-9)с	(4-8)с
17.	(1-5)с	(2-6)с	(0-3)с, (7-10)с	(7-9)с
18.	(7-9)с	(0-4)с, (9-10)с	(1-5)с	(0-3)с
19.	(3-5)с	(2-4)с, (7-8)с	(1-6)с	(6-10)с
20.	(4-6)с, (8-9)с	(2-5)с	(5-9)с	(0-4)с
21.	(0-2)с, (7-8)с	(2-5)с, (6-9)с	(3-5)с	(6-10)с
22.	(1-6)с	(0-4)с, (7-10)с	(2-3)с, (5-6)с	(4-8)с
23.	(3-8)с	(0-2)с	(3-4)с, (9-10)с	(5-7)с
24.	(1-5)с, (9-10)с	(3-7)с	(0-4)с	(6-10)с
25.	(3-9)с	(0-5)с, (9-10)с	(6-8)с	(2-8)с
26.	(0-4)с	(2-7)с	(1-6)с, (8-9)с	(7-10)с
27.	(7-9)с	(1-4)с, (8-10)с	(2-7)с	(0-5)с
28.	(0-1)с, (3-4)с	(3-7)с	(1-4)с	(5-10)с
29.	(3-8)с	(2-6)с	(0-4)с, (8-10)с	(5-9)с
30.	(1-7)с	(0-4)с, (6-8)с	(3-7)с	(6-10)с

Задача 3

Зі всіма елементами початкового масиву виконати вказані дії і сформувати кінцевий масив згідно індивідуального завдання (таблиця 3.1), тобто написати програму; навести копію екрану Proview (за допомогою «Print scrin») з текстом програми, відкритим вікном Data view і отриманим кінцевим масивом даних. Елементи початкового масиву заповнюються у вікні Data view.

Задача спрямована на здобуття навичок використання команд непрямої адресації при роботі з масивами даних. Непряма адресація використовується для звертання до комірок внутрішньої пам'яті даних, причому у якості адреси комірки, у якій знаходиться операнд, використовується вміст одного з індексних регістрів R0, R1. Ознакою непрямої регістрової адресації є наявність у команді знаку «@».

Таблиця 3.1 - Дані для виконання задачі 3, згідно варіанту.

№	Початкова адреса початкового масиву	Елементи початкового масиву	Дії	Початкова адреса кінцевого масиву
1.	2DH	E6, BE, BE, C3, FF, DB, D4, C2, BA, 0	(...+49h)∇68h	5BH
2.	36H	97, AF, AF, B6, F2, C7, AF, C4, AB, F1	(...+77h)∇49h	68H
3.	2FH	B4, DC, DC, D7, 9B, D7, DA, D2, 9A	(...+1Ch)∇97h	5CH
4.	2BH	C7, DA, E3, EE, 15, E8, DA, E1, E1, 16	(...+CDh)∇C2h	62H
5.	21H	7B, 60, 60, 9C, 4A, 63, 55, 64, 48, 9B	(...+BBh)∇77h	64H
6.	39H	14, 2C, 2C, 33, 6F, 26, 33, 32, 2E, 6E	(...+7Ah)∇C9h	69H
7.	24H	49, 3D, 34, 43, 3E, 75, 2C, 42, 28, 74	(...+DCh)∇71h	6AH
8.	22H	2C, 38, 41, 3D, 4B, 41, 7C, 4A, 41, 4C, 41, 3D, 50	(...+6Eh)∇CAh	59H

Продовження таблиці 3.1

9.	34H	8C, A9, A5, 9D, 60, A9, AF, 60, A3, AA, 9D, AE	(...+ 46h)∇86h	62H
10.	29H	7D, 5F, 53, 5B, 20, 57, 71, 20, 55, 6E, 5B, 72	(...+ 6Dh)∇ADh	6FH
11.	3DH	0, E5, D6, D9, 9C, E5, CB, 9C, D7, DF, DF, D8	(...+ 7Ah)∇36h	69H
12.	39H	57, 65, 78, 74, 70, 66, B3, 76, 72, 70, 78, B3, 67, 65, 68, 78	(...+ 45h)∇D8h	6AH
13.	2DH	71, 9F, 85, DA, 99, 8C, 95, DA, 9B, 9E, 95, 88, 95, 8C, D9	(...+ 1Bh)∇D5h	65H
14.	34H	81, 93, 9D, CA, 89, 98, 8D, CA, 96, 9D, 87, 8F, A1, C9	(...+ 99h)∇43h	69H
15.	34H	A1, CB, C5, 18, D9, C6, D5, 18, C3, D1, CA, CA, D5, C6, 19	(...+ E6h)∇DEh	5EH
16.	28H	C, 27, 25, 2D, 16, 31, 1A, 67	(...+ 8Ch)∇D2h	66H
17.	23H	92, 84, 84, 3F, 68, 7E, 74, 3F, 7B, 80, 73, 84, 71	(...+ D9h)∇38h	6EH
18.	2FH	3C, 6, 20, D5, 23, 10, 14, 11, D5, 8, 1C, D5, 8, C, 7, 11, 22	(...+ BAh)∇AFh	70H
19.	26H	1D, E1, E8, FD, A9, E0, FA, A9, FB, E0, EE, E1, FD, A8	(...+ 60h)∇29h	68H
20.	3AH	DE, AA, B3, BE, 72, AB, C1, 72, AC, AB, A4, AF, 73	(...+ 9Ch)∇2Eh	6DH

Продовження таблиці 3.1

21.	20H	4A, 3C, 33, 36, 32, 34, 3C, 77, 4F, 32, 34, 3C, 78	(...+ 63h)∇FAh	5FH
22.	23H	FE, F0, E9, EA, E6, E8, F0, 2D, E1, E6, 2D, 10, FD, C, 13, 24	(...+ AEh)∇FBh	58H
23.	2FH	E0, D2, C9, D4, C8, CA, D2, 95, C1, C8, 95, DB, E7, E1, E2	(...+ 89h)∇3Eh	61H
24.	40H	59, C2, 81, 87, 94, 85, 85, C2, 97, 79, 96, 7A, C2, 89, 7F, 95	(...+ A7h)∇49h	60H
25.	35H	25, 84, 47, 39, 34, 84, 53, 4A, 84, 47, 53, 4A, 4A, 49, 49	(...+ 6Ch)∇D0h	55H
26.	25H	AB, 4C, 8D, 97, 9C, 4C, 91, 8A, 4C, 4C, 98, 87, 87	(...+ B9h)∇25h	68H
27.	23H	BD, E1, EE, 29, DC, DE, E7, 29, DC, E1, E2, E7, EE, DC	(...+ CFh)∇D8h	6BH
28.	2BH	FC, D5, C4, C4, CD, 14, FE, D9, C7, 14, ED, D9, D5, C2, 15	(...+ 3Eh)∇72h	60H
29.	28H	22, 36, 27, 27, 2E, 75, 18, 3D, 27, 3E, 28, 29, 42, 36, 28, 76	(...+ 7Bh)∇D0h	5DH
30.	32H	4F, 36, 71, 30, 32, 3F, 36, 33, 46, 2D, 72	(...+ 59h)∇EAh	58H
31.	3DH	2C, 59, 59, 48, 4F, 59, 54, 4E, 4F, 8D, 5D, 51, 48, 4C, 5A, 48, 8C	(...+ DAh)∇47h	6EH

Приклад виконання контрольної роботи

Задача 1.

Виконати розрахунки у двійковому коді, результат обчислень подати у шістнадцятковому коді: $02H + 8AH \vee 91H \vee 53H$

Розв'язання

1 Виконання операції
«інверсія»

$$\underline{10010001b} = 01101110b;$$

2 Виконання операції логічне
додавання «Логічне АБО»

$$\begin{array}{r} 10001010\ b \\ \vee \\ 01101110\ b \\ \hline 11101110\ b \end{array}$$

3 Виконання операції
«Виключне АБО»

$$\begin{array}{r} 11101110\ b \\ \vee \\ 01010011\ b \\ \hline 10111101\ b \end{array}$$

4 Виконання операції
додавання

$$\begin{array}{r} 00000010\ b \\ + \\ 10111101\ b \\ \hline 10111111\ b \end{array}$$


5 Переведення числа з
двійкової системи числення у
шістнадцяткову
 $10111111b = BFH$.

Відповідь: BFH.

Задача 2.

Задана функція алгебри логіки:
 $(P2.4 \wedge P2.3) \vee (\overline{P2.1} \vee P2.2) \rightarrow P0.0$

а) комбінаційна схема




б) таблиця істинності

№	P2.1	P2.2	P2.3	P2.4	(1)	(2)	P0.0
0)	0 (1)	0	0	0	1	0	1
1)	0 (1)	0	0	1	1	0	1
2)	0 (1)	0	1	0	1	0	1
3)	0 (1)	0	1	1	1	1	0
4)	0 (1)	1	0	0	1	0	1
5)	0 (1)	1	0	1	1	0	1
6)	0 (1)	1	1	0	1	0	1
7)	0 (1)	1	1	1	1	1	0
8)	1 (0)	0	0	0	0	0	0
9)	1 (0)	0	0	1	0	0	0
10)	1 (0)	0	1	0	0	0	0
11)	1 (0)	0	1	1	0	1	1
12)	1 (0)	1	0	0	1	0	1
13)	1 (0)	1	0	1	1	0	1
14)	1 (0)	1	1	0	1	0	1
15)	1 (0)	1	1	1	1	1	0


в) часові діаграми згідно індивідуального завдання

№	Часові проміжки, коли P2.x = 1			
	P2.1	P2.2	P2.3	P2.4
1	(0-3)с, (6-7)с	(1-4)с	(6-10)с	(5-8)с



г) далі наводиться текст програми з коментарями до кожної команди (групи команд), які реалізують виконання однієї з умовних частин всієї програми;


д) наводиться копія екрану Proview



Задача 3.

1 Наводиться текст програми з коментарями до кожної команди (групи команд), які реалізують виконання однієї з умовних частин всієї програми.

2 Наводиться копія екрану Proview з текстом програми, відкритим вікном Data view і отриманим кінцевим масовом даних.



ПЕРЕЛІК ПОСИЛАНЬ

1. Мікропроцесорна техніка: навч. посібник / В.В. Ткачов, Г.Грулер, Н. Нойбергер та ін. – Д.: Національний гірничий університет, 2012. – 188 с.
2. Белов, А. В. Самоучитель по микропроцессорной технике. – СПб.: Наука и техника, 2003. – 224 с.
3. Сташин В.В. Проектирование цифровых устройств на одно кристалльных микроконтроллерах / В.В. Сташин, А.В. Урусов, О.Ф. Молногонцева – М.: Энергоатомиздат, 1990. – 224 с.
4. Карташов, Б. А. Системы автоматического регулирования с микроЭВМ / Б.А. Карташов, Е.А. Шабаев – Зерноград: АЧГАА, 2008. – 34 с.
5. Балашов Е. П., Пузанков Д. В. Микропроцессоры и микропроцессорные системы / Под ред. В.Б. Смолова – М.: Радио и связь, 1981. – 328 с.
6. Липовецкий Г.П. и др. Однокристалльные микроЭВМ семейств МК48, МК51. – М., 1992. – 344 с.
7. Ишматов, З. Ш. Микропроцессорное управление электроприводами и технологическими объектами. Полиномиальные методы. – Екатеринбург, УГТУ-УПИ, 2007. – 278 с.
8. Магда, Ю. С. Микроконтроллеры серии 8051: практический поход. – М. ДМК Пресс, 2008. – 228 с.
9. Горюнов А. Г., Ливенцов С.Н. Архитектура микроконтроллера INTEL 8051: Учебное пособие. – Томск, Изд-во ТПУ, 2005. – 86 с.
10. Веприк, В.Н. и др. Микроконтроллеры семейства MCS-51: Учебное пособие / В.Н. Веприк, В.А. Афанасьев, А.И. Дружинин, А.А. Земсков, А.Р. Исаев, О.В. – Новосибирск, 1997. – 62 с.
11. Осадчий В. В. Дослідження позиційного електропривода двомасової системи з внутрішнім слідкуючим контуром / В.В.Осадчий, О. С. Назарова, М. О. Олейніков // Вісник НТУ «ХП» - Харків, 2019. – С.47-54.
12. Назарова О. С. Ідентифікація кутової швидкості при завадах в оптичній системі енкадера / О.С. Назарова, В. В. Осадчий, І. А. Мелешко, М. О. Олейніков // Вісник НТУ «ХП» - Харків, 2019. – С.65-69.
13. Осадчий, В.В. Система автоматичного керування двомасовим позиційним електроприводом / В.В. Осадчий, О.С.

Назарова, М.О. Олейніков // 7-а міжнар. наук.-практ. інтернет-конф. молодих учених і студентів «Актуальні проблеми автоматизації та управління», 30 лист. 2018 р. : мат. конф. - Луцьк, 2019. - С. 59-65.

14. Назарова, О.С. Визначення точності метода ідентифікації ступеня завантаження двохшвидкісного ліфта / О.С. Назарова, В.В.Осадчий , С.С. Шульженко // 7-а наук.-практ. конференції «Методи та засоби неруйнівного контролю промислового обладнання», 19-20 лист. 2019 р. : мат. конф. - Івано-Франківськ, 2019. - С.85-88.

15. Nazarova O., Osadchyy V., Shulzhenko S. Accuracy improving of the two-speed elevator positioning by the identification of loading degree // International Conference «Modern Electrical and Energy Systems» (MEES-2019), September 23-25, 2019 Kremenchuk Mykhailo Ostrohradskyi National University, Ukraine, pp. 50 - 53 DOI: 10.1109/MEES.2019.8896414

16. Осадчий, В. В. Лабораторный стенд для исследования алгоритмов микропроцессорных систем управления шаговыми двигателями / В. В. Осадчий, Е. С. Назарова, С. Ю. Тоболкин // Електромеханічні і енергозберігаючі системи. – 2014. – Вип. 2/(26). – С.102-108.

17. Коваленко, М. А. Автономний експериментальний стенд для випробування уніполярного крокового двигуна на базі мікроконтролера / М. А. Коваленко, Д. С. Мацюк // Електротехніка та електроенергетика. – 2015. – № 2. – С. 15-20.

18. Електроніка і мікропроцесорна техніка / Сенько В.І., Лисенко В.П., Юрченко О.М., Лукін В.Є., Руденський А.А. — К. : «Агроосвіта», 2015. – 676 с.

19. Осадчий, В.В. Структура системы управления 4-х приводной силовой установки для электрических транспортных средств / В.В. Осадчий, Е.С. Назарова, В.В. Брылистый // Проблемы региональной энергетики (специальный выпуск), 2019. – № 1-2(41) 2019. – С. 65-73. DOI: 10.5281/zenodo.3239150

20. Назарова, Е. С. Особенности моделирования электромеханических систем с переменным моментом инерции / Е. С. Назарова, Р. А. Ефименко // Вісник НТУ «ХПІ». – 2017. – № 27(1249). – С. 71-74.

21. Осадчий, В. В. Исследование системы управления позиционным электроприводом с дискретным датчиком положения /

В. В. Осадчий, Е. С. Назарова, В. В. Брылистый, Р. И. Савилов // Вісник НТУ «ХПІ». – 2017. – № 27(1249). – С. 146-149.

22. Новое в моделировании и исследовании электромеханических систем станов холодной прокатки [Текст] : монографія / А. В. Садовой, Е. С. Назарова, В. И. Бондаренко, А. В. Пирожок; Запорізьк. нац. техніч. ун-т, Дніпродзерж. держ. техніч. ун-т – Запоріжжя: «Просвіта», 2014. – 144 с.

23. Осадчий, В. В. Лабораторный стенд для исследования микропроцессорных систем управления двухмассовым электроприводом / В. В. Осадчий, Е. С. Назарова, В. В. Брылистый, Р. И. Савилов // Електротехнічні та комп'ютерні системи. – 2016. – № 22(98). – С. 33-38.

Додаток А

Зразок оформлення титульної сторінки

Міністерство освіти і науки України
Національний університет «Запорізька політехніка»

Кафедра ЕПА

**Контрольна робота
з дисципліни
«Основи мікропроцесорної техніки»**

Виконав:
студ. гр. Е-333

Іваненко І.І.

Перевірив:
доцент

Петренко П.П.

Додаток Б

Представлення даних у двійковій, шістнадцятковій та десятковій системі числення

Таблиця Б.1 – Відповідність представлення даних у різних системах числення

BIN (двійкова)				HEX (шістнадцяткова)	DEC (десятькова)
$2^3 = 8$ ст.біт	$2^2 = 4$	$2^1 = 2$	$2^0 = 1$ мол.біт		
0	0	0	0	0	0
0	0	0	1	1	1
0	0	1	0	2	2
0	0	1	1	3	3
0	1	0	0	4	4
0	1	0	1	5	5
0	1	1	0	6	6
0	1	1	1	7	7
1	0	0	0	8	8
1	0	0	1	9	9
1	0	1	0	A	10
1	0	1	1	B	11
1	1	0	0	C	12
1	1	0	1	D	13
1	1	1	0	E	14
1	1	1	1	F	15

Додаток В

Перелік команд мікроконтролера Intel 8051

Таблиця В.1 - Група команд пересилання даних

Назва команди	Мнемокод	Т	Б	Ц	Операція
Пересилання в акумулятор з регістра (n=0..7)	MOV A,Rn	1	1	1	(A)←(Rn)
Пересилання в акумулятор вмісту комірки ВПД	MOV A,dir	3	2	1	(A)←(dir)
Пересилання в акумулятор байта з РПД (i=0,1)	MOV A,@Ri	1	1	1	(A)←((Ri))
Завантаження в акумулятор константи	MOV A,#d	2	2	1	(A)←#d
Пересилання в регістр з акумулятора	MOV Rn,A	1	1	1	(Rn)←(A)
Пересилання в регістр вмісту комірки ВПД	MOV Rn,dir	3	2	2	(Rn)←(dir)
Завантаження в регістр константи	MOV Rn,#d	2	2	1	(Rn)←#d
Пересилання у комірку ВПД вмісту акумулятора	MOV dir,A	3	2	1	(dir)←(A)
Пересилання у комірку ВПД вмісту регістра	MOV dir,Rn	3	2	2	(dir)←(Rn)
Пересилання у комірку ВПД з комірки ВПД	MOV dir,dir	9	3	2	(dir)←(dir)
Пересилка байта з РПД у комірку ВПД	MOV dir,@Ri	3	2	2	(dir)←((Ri))
Пересилання константи у комірку ВПД	MOV dir,#d	7	3	2	(dir)←#d
Пересилання в РПД вмісту акумулятора	MOV @Ri,A	1	1	1	((Ri))←(A)
Пересилання в РПД вмісту комірки ВПД	MOV @Ri,dir	3	2	2	((Ri))←(dir)

Продовження таблиці В.1

Пересилання в РПД константи	MOV @Ri,#d	2	2	1	$((Ri)) \leftarrow \#d$
Завантаження вказівника даних	MOV DPTR,#d16	13	3	2	$(DPTR) \leftarrow \#d16$
Пересилання байта коду, пов'язаного з DPTR в акумулятор	MOVC A,@A+DPTR	1	1	2	$(A) \leftarrow ((A) + (DPTR))$
Пересилання байта коду пов'язаного з PC в акумулятор	MOVC A,@A+PC	1	1	2	$(PC) \leftarrow (PC) + 1$ $(A) \leftarrow ((A) + (PC))$
Пересилання байта із ЗПД в акумулятор	MOVX A,@Ri	1	1	2	$(A) \leftarrow ((Ri))$
Пересилання байта із ЗПД в акумулятор	MOVX A,@DPTR	1	1	2	$(A) \leftarrow ((DPTR))$
Пересилання з акумулятора в комірку ВПД	MOVX @Ri,A	1	1	2	$((Ri)) \leftarrow (A)$
Пересилання з акумулятора комірку ЗПД	MOVX @DPTR,A	1	1	2	$((DPTR)) \leftarrow (A)$
Завантаження комірки ВПД у стек	PUSH dir	3	2	2	$(SP) \leftarrow (SP) + 1$ $((SP)) \leftarrow (dir)$
Вивантаження зі стека в комірку ВПД	POP dir	3	2	2	$(dir) \leftarrow (SP)$ $(SP) \leftarrow (SP) - 1$
Обмін акумулятора з регістром	XCH A,Rn	1	1	1	$(A) \leftrightarrow (Rn)$
Обмін акумулятора з коміркою ВПД	XCH A, dir	3	2	1	$(A) \leftrightarrow (dir)$
Обмін акумулятора з непрямоадресованою коміркою ВПД	XCH A,@Ri	1	1	1	$(A) \leftrightarrow ((Ri))$
Обмін молодшими тетрадами між непрямоадресованою коміркою ВПД і акумулятором	XCHD A,@Ri	1	1	1	$(A_{0..3}) \leftrightarrow ((Ri)_{0..3})$

Таблиця В.2 - Команди арифметичних операцій

Назва команди	Мнемокод	Т	Б	Ц	Операція
Додавання акумулятора і регістра (n=0..7)	ADD A,Rn	1	1	1	$(A) \leftarrow (A) + (Rn)$
Додавання акумулятора і комірки ВПД	ADD A, dir	3	2	1	$(A) \leftarrow (A) + (dir)$
Додавання акумулятора і непрямо адресованої комірки ВПД	ADD A,@Ri	1	1	1	$(A) \leftarrow (A) + ((Ri))$
Додавання акумулятора і константи	ADD A,#d	2	2	1	$(A) \leftarrow (A) + \#d$
Додавання акумулятора і регістра з урахуванням переносу	ADDC A,Rn	1	1	1	$(A) \leftarrow (A) + (Rn) + (C)$
Додавання акумулятора і коміркою ВПД з урахуванням переносу	ADDC A, dir	3	2	1	$(A) \leftarrow (A) + (dir) + (C)$
Додавання акумулятора і непрямо адресованої комірки ВПД з урахуванням переносу	ADDC A,@Ri	1	1	1	$(A) \leftarrow (A) + ((Ri)) + (C)$
Додавання акумулятора і константи з урахуванням переносу	ADDC A,#d	2	2	1	$(A) \leftarrow (A) + \#d + (C)$
Десяткова корекція акумулятора	DA A	1	1	1	Якщо $(A_{0..3}) > 9$ або $((AC)=1)$, то $(A_{0..3}) \leftarrow (A_{0..3}) + 6$, і якщо $(A_{4..7}) > 9$ або $((C)=1)$, то $(A_{4..7}) \leftarrow (A_{4..7}) + 6$

Продовження таблиці В.2

Віднімання від акумулятора регістра і позики	SUBB A,Rn	1	1	1	$(A) \leftarrow (A)-(C)-(Rn)$
Віднімання від акумулятора комірки ВПД і позики	SUBB A, dir	3	2	1	$(A) \leftarrow (A)-(C)-(dir)$
Віднімання від акумулятора непрямо адресованої комірки ВПД і позики	SUBB A,@Ri	1	1	1	$(A) \leftarrow (A)-(C)-((Ri))$
Віднімання від акумулятора константи і позики	SUBB A,#d	2	2	1	$(A) \leftarrow (A)-(C)-\#d$
Інкремент акумулятора	INC A	1	1	1	$(A) \leftarrow (A)+1$
Інкремент регістра	INC Rn	1	1	1	$(Rn) \leftarrow (Rn)+1$
Інкремент комірки ВПД	INC dir	3	2	1	$(dir) \leftarrow (dir)+1$
Інкремент непрямо-адресованої комірки ВПД	INC @Ri	1	1	1	$(Ri) \leftarrow (Ri)+1$
Інкремент покажчика даних	INC DPTR	1	1	2	$(DPTR) \leftarrow (DPTR)+1$
Декремент акумулятора	DEC A	1	1	1	$(A) \leftarrow (A)-1$
Декремент регістра	DEC Rn	1	1	1	$(Rn) \leftarrow (Rn)-1$
Декремент комірки ВПД	DEC dir	3	2	1	$(dir) \leftarrow (dir)-1$
Декремент непрямо-адресованої комірки ВПД	DEC @Ri	1	1	1	$(Ri) \leftarrow (Ri)-1$

Продовження таблиці В.2

Множення акумулятора на регістр В	MUL AB	1	1	4	$(B)(A) \leftarrow (A)*(B)$
Ділення акумулятора на регістр В	DIV AB	1	1	4	$(A).(B) \leftarrow (A)/(B)$

Таблиця В.3 - Команди логічних операцій

Назва команди	Мнемокод	Т	Б	Ц	Операція
Логічне І акумулятора і регістра	ANL A,Rn	1	1	1	$(A) \leftarrow (A) \wedge (Rn)$
Логічне І акумулятора і комірки ВПД	ANL A, dir	3	2	1	$(A) \leftarrow (A) \wedge (dir)$
Логічне І акумулятора і непрямо адресованої комірки ВПД	ANL A,@Ri	1	1	1	$(A) \leftarrow (A) \wedge ((Ri))$
Логічне І акумулятора і константи	ANL A,#d	2	2	1	$(A) \leftarrow (A) \wedge \#d$
Логічне І комірки ВПД і акумулятора	ANL dir,A	3	2	1	$(dir) \leftarrow (dir) \wedge (A)$
Логічне І комірки ВПД і константи	ANL dir,#d	7	3	2	$(dir) \leftarrow (dir) \wedge \#d$
Логічне АБО акумулятора і регістра	ORL A,Rn	1	1	1	$(A) \leftarrow (A) \vee (Rn)$
Логічне АБО акумулятора і комірки ВПД	ORL A, dir	3	2	1	$(A) \leftarrow (A) \vee (dir)$
Логічне АБО акумулятора і непрямоадресованої комірки ВПД	ORL A,@Ri	1	1	1	$(A) \leftarrow (A) \vee ((Ri))$

Продовження таблиці В.3

Логічне АБО акумулятора і константи	ORL A,#d	2	2	1	$(A) \leftarrow (A) \vee \#d$
Логічне АБО комірки ВПД і акумулятора	ORL dir,A	3	2	1	$(dir) \leftarrow (dir) \vee (A)$
Логічне АБО комірки ВПД і константи	ORL dir,#d	7	3	2	$(dir) \leftarrow (dir) \vee \#d$
Що виключає АБО акумулятора і регістра	XRL A,Rn	1	1	1	$(A) \leftarrow (A) \vee (Rn)$
Що виключає АБО акумулятора і комірки ВПД	XRL A, dir	3	2	1	$(A) \leftarrow (A) \vee (dir)$
Що виключає АБО акумулятора і непрямоадресованої комірки ВПД	XRL A,@Ri	1	1	1	$(A) \leftarrow (A) \vee ((Ri))$
Що виключає АБО акумулятора і константи	XRL A,#d	2	2	1	$(A) \leftarrow (A) \vee \#d$
Що виключає АБО комірки ВПД і акумулятора	XRL dir,A	3	2	1	$(dir) \leftarrow (dir) \vee (A)$
Що виключає АБО комірки ВПД і константи	XRL dir,#d	7	3	2	$(dir) \leftarrow (dir) \vee \#d$
Очищення акумулятора	CLR A	1	1	1	$(A) \leftarrow 0$
Інверсія акумулятора	CPL A	1	1	1	$(A) \leftarrow \overline{(A)}$
Зрушення акумулятора вліво	RL A	1	1	1	$(A_{n+1}) \leftarrow (A_n),$ $n=0..6, (A_0) \leftarrow (A_7)$

Продовження таблиці В.3

Зрушення акумулятора вліво через прапор переносу	RLC A	1	1	1	$(A_{n+1}) \leftarrow (A_n),$ $n=0..6, (A_0) \leftarrow (C),$ $(C) \leftarrow (A_7)$
Зрушення акумулятора вправо	RR A	1	1	1	$(A_{n+1}) \leftarrow (A_n),$ $n=0..6, (A_7) \leftarrow (A_0)$
Зрушення акумулятора вправо через прапор переносу	RRC A	1	1	1	$(A_{n+1}) \leftarrow (A_n),$ $n=0..6, (A_7) \leftarrow (C),$ $(C) \leftarrow (A_0)$
Обмін місцями тетраді в Акумуляторі	SWAP A	1	1	1	$(A_{0-3}) \leftarrow (A_{4-7})$

Таблиця В.4 - Команди роботи з бітами

Назва команди	Мнемокод	T	Б	Ц	Операція
Очищення переносу	CLR C	1	1	1	$(C) \leftarrow 0$
Очищення біта	CLR bit	4	2	1	$(\text{bit}) \leftarrow 0$
Установка переносу	SETB C	1	1	1	$(C) \leftarrow 1$
Установка біта	SETB bit	4	2	1	$(\text{bit}) \leftarrow 1$
Інверсія переносу	CPL C	1	1	1	$(C) \leftarrow (\bar{C})$
Інверсія біта	CPL bit	4	2	1	$(\text{bit}) \leftarrow (\bar{\text{bit}})$
Логічне І біта і прапору переносу	ANL C, bit	4	2	2	$(C) \leftarrow (C) \wedge (\text{bit})$
Логічне І інверсії біта і переносу	ANL C, /bit	4	2	2	$(C) \leftarrow (C) \wedge (\bar{\text{bit}})$

Продовження таблиці В.4

Логічне АБО біта і прапора переносу	ORL C,bit	4	2	2	$(C) \leftarrow (C) \vee (\text{bit})$
Логічне АБО інверсії біта і прапора переносу	ORL C,/bit	4	2	2	$(C) \leftarrow (C) \vee (\overline{\text{bit}})$
Пересилання біта в прапор переносу	MOV C,bit	4	2	1	$(C) \leftarrow (\text{bit})$
Пересилання прапора переносу в біт	MOV bit,C	4	2	2	$(\text{bit}) \leftarrow (C)$

Таблиця В.5 - Команди передачі керування

Назва команди	Мнемокод	Т	Б	Ц	Операція
Довгий перехід	LJMP .. 16	12	3	2	$(PC) \leftarrow \text{dir } 16$
Абсолютний перехід всередині сторінки у 2 Кбайта	AJMP dir11	6	2	2	$(PC) \leftarrow (PC) + 2$ $(PC_{0..10}) \leftarrow \text{dir } 11$
Короткий відносний перехід всередині сторінки у 256 байт	SJMP rel	5	2	2	$(PC) \leftarrow (PC) + 2$ $(PC) \leftarrow (PC) + \text{rel}$
Непрямий відносний перехід	JMP @A+DPTR	1	1	2	$(PC) \leftarrow (A) + (DPTR)$
Перехід, якщо акумулятор дорівнює нулю	JZ rel	5	2	2	$(PC) \leftarrow (PC) + 2,$ якщо $(A)=0$, то $(PC) \leftarrow (PC) + \text{rel}$

Продовження таблиці В.5

Перехід, якщо акумулятор не дорівнює нулю	JNZ rel	5	2	2	$(PC) \leftarrow (PC) + 2$, якщо $(A) \neq 0$, то $(PC) \leftarrow (PC) + rel$
Перехід, якщо прапор переносу дорівнює одиниці	JC rel	5	2	2	$(PC) \leftarrow (PC) + 2$, якщо $(C) = 1$, то $(PC) \leftarrow (PC) + rel$
Перехід, якщо прапор переносу дорівнює нулю	JNC rel	5	2	2	$(PC) \leftarrow (PC) + 2$, якщо $(C) = 0$, то $(PC) \leftarrow (PC) + rel$
Перехід, якщо біт дорівнює одиниці	JB bit,rel	11	3	2	$(PC) \leftarrow (PC) + 3$, якщо $(bit) = 1$, то $(PC) \leftarrow (PC) + rel$
Перехід, якщо біт дорівнює нулю	JNB bit,rel	11	3	2	$(PC) \leftarrow (PC) + 3$, якщо $(bit) = 0$, то $(PC) \leftarrow (PC) + rel$
Перехід, якщо біт встановлено, з наступним скиданням біта	JBC bit,rel	11	3	2	$(PC) \leftarrow (PC) + 3$, якщо $(bit) = 1$, то $(bit) \leftarrow 0$ і $(PC) \leftarrow (PC) + rel$
Декремент регістра і перехід, якщо він не дорівнює нулю	DJNZ Rn,rel	5	2	2	$(PC) \leftarrow (PC) + 2$, $(Rn) \leftarrow (Rn) - 1$, якщо $(Rn) \neq 0$, то $(PC) \leftarrow (PC) + rel$
Декремент комірки ВПД і перехід, якщо її вміст не дорівнює нулю	DJNZ dir,rel	8	3	2	$(PC) \leftarrow (PC) + 2$, $(dir) \leftarrow (dir) - 1$, якщо $(dir) \neq 0$, то $(PC) \leftarrow (PC) + rel$

Продовження таблиці В.5

Порівняння акумулятора з коміркою ВПД і перехід, якщо вони не дорівнюють одне одному	CJNE A, dir, rel	8	3	2	$(PC) \leftarrow (PC) + 3$, якщо $(A) \neq (\text{dir})$, то $(PC) \leftarrow (PC) + \text{rel}$, якщо $(A) < (\text{dir})$, то $(C) \leftarrow 1$, інакше $(C) \leftarrow 0$
Порівняння акумулятора з константою і перехід, якщо вони не дорівнюють одне одному	CJNE A, #d, rel	10	3	2	$(PC) \leftarrow (PC) + 3$, якщо $(A) \neq \#d$, то $(PC) \leftarrow (PC) + \text{rel}$, якщо $(A) < \#d$, то $(C) \leftarrow 1$, інакше $(C) \leftarrow 0$
Порівняння регістра з константою і перехід, якщо вони не дорівнюють одне одному	CJNE Rn, #d, rel	10	3	2	$(PC) \leftarrow (PC) + 3$, якщо $(Rn) \neq \#d$, то $(PC) \leftarrow (PC) + \text{rel}$, якщо $(Rn) < \#d$, то $(C) \leftarrow 1$, інакше $(C) \leftarrow 0$
Порівняння непрямоадресованої комірки ВПД з константою і перехід, якщо вони не дорівнюють одне одному	CJNE @Ri, #d, rel	10	3	2	$(PC) \leftarrow (PC) + 3$, якщо $((Ri)) \neq \#d$, то $(PC) \leftarrow (PC) + \text{rel}$, якщо $((Ri)) < \#d$, то $(C) \leftarrow 1$, інакше $(C) \leftarrow 0$
Довгий виклик підпрограми	LCALL dir16	12	3	2	$(PC) \leftarrow (PC) + 3$, $(SP) \leftarrow (SP) + 1$, $((SP)) \leftarrow (PC_{0..7})$, $(SP) \leftarrow (SP) + 1$, $((SP)) \leftarrow (PC_{8..15})$, $(PC) \leftarrow \text{dir } 16$

Продовження таблиці В.5

Абсолютний виклик підпрограми в межах сторінки в 2 Кбайта	ACALL dir11	6	2	2	$(PC) \leftarrow (PC) + 2,$ $(SP) \leftarrow (SP) + 1,$ $((SP)) \leftarrow (PC_{0..7}),$ $(SP) \leftarrow (SP) + 1,$ $((SP)) \leftarrow (PC_{8..15}),$ $(PC_{0..10}) \leftarrow \text{dir } 11$
Повернення з підпрограми	RET	1	1	2	$(PC_{8..15}) \leftarrow ((SP)),$ $(SP) \leftarrow (SP) - 1,$ $(PC_{0..7}) \leftarrow ((SP)),$ $(SP) \leftarrow (SP) - 1$
Повернення з підпрограми оброблення переривання	RETI	1	1	2	$(PC_{8..15}) \leftarrow ((SP)),$ $(SP) \leftarrow (SP) - 1,$ $(PC_{0..7}) \leftarrow ((SP)),$ $(SP) \leftarrow (SP) - 1$
Порожня команда	NOP	1	1	1	$(PC) \leftarrow (PC) + 1$