Баркалов, А. А.Титаренко, Л. А.Зеленева, И. Я.Цололо, С. А.Баркалов, О. О.Титаренко, Л. О.Зеленьова, І. Я.Цололо, С. О.Barkalov, A. A.Titarenko, L. A.Zelenyova, I. Y.Tsololo, S. A.2026-05-282026-05-282014https://eir.zp.edu.ua/handle/123456789/29023Баркалов А. А. Оптимизация схемы композиционного микропрограммного устройства управления с общей памятью / А. А. Баркалов, Л. А. Титаренко, И. Я. Зеленева, С. А. Цололо // Радіоелектроніка, інформатика, управління. – 2014. – № 1 (30). – C. 140-145.RU: Предлагается метод уменьшения аппаратурных затрат в схеме композиционного микропрограммного устройства управления с общей памятью при реализации на микросхемах FPGA, с учетом ограничения на число входов LUT элементов. Метод основан на применении двух источников кодов классов псевдоэквивалентных операторных линейных цепей, а также на использовании избыточности встроенных блоков памяти FPGA. Такой подход позволяет уменьшить требуемое число LUT элементов в схеме адресации композиционного устройства, вследствие чего уменьшается площадь кристалла FPGA, занимаемая схемой КМУУ с общей памятью, что позволяет получить реализацию, обладающую меньшей стоимостью, чем известные из литературы аналоги. В статье описан пример применения предложенного метода. UK: Запропоновано метод зменшення апаратурних витрат у схемі композиційного мікропрограмного пристрою керування із загальною пам’яттю при реалізації на мікросхемах FPGA, із урахуванням обмеження на число входів LUT елементів. Метод засновано на застосуванні двох джерел кодів класів псевдоеквівалентних операторних лінійних ланцюгів, а також на використанні надмірності, що має місце у вбудованих блоках пам’яті FPGA. Такій підхід дозволяє зменшити потрібну кількість LUT елементів у схемі адресації композиційного пристрою, внаслідок чого зменшується площа кристалу FPGA, яку займає схема КМУУ із загальною пам’яттю, що дозволяє отримати реалізацію, якій притаманна менша вартість, ніж відомим з літератури аналогам. У статті наведено приклад використання методу. EN: A method for reducing the hardware amount in the circuit of compositional microprogramming control unit with common memory oriented to FPGA technology is proposed . The restrictions of LUT’s input number are taken into account. The method is based on the use of two sources of codes classes of pseudoequivalent operational linear chain and use a multiplexer to choose one of these sources. Also the surplus of FPGA’s embedded memory blocks is used. Such an approach would reduce the number of LUT elements in the addressing subcircuit of compositional microprogramming control unit, that leads to reducing of common hardware amount and price of the unit. An example of the proposed method application is given.ruкомпозиционное микропрограммное устройство управленияоператорная линейная цепьграф-схема алгоритмаFPGAмультиплексомлогическая схемакомпозиційний мікропрограмний пристрій керуванняоператорний лінійний ланцюгграф-схема алгоритмаFPGAмультиплексорлогічна схемаcompositional microprogramming control unitoperational linear chainflow-chart of algorithmFPGAmultiplexerlogic circuitArticle