Формування Verilog HDL шаблонів проєктування Intel FPGA проєктів

Зеленьова, Ірина ЯківнаБутко, В. О.Грушко, Світлана СергіївнаZeleneva, I. Ya.Butko, V. O.Hrushko, S. S.2025-10-092025-10-092025https://eir.zp.edu.ua/handle/123456789/23324Зеленьова І. Я. Формування Verilog HDL шаблонів проєктування Intel FPGA проєктів / І. Я. Зеленьова, В. О. Бутко, С. С. Грушко // Тиждень науки-2025. Факультет комп’ютерних наук і технологій. Тези доповідей науково-технічної конференції, Запоріжжя, 14-18 квітня 2025 р. / Редкол. : Вадим Шаломєєв (відпов. ред.) Електрон. дані. – Запоріжжя : НУ «Запорізька політехніка», 2025. – С. 43-45.ukFPGAAlteraVerilogпаттерн проектуванняFPGAAlteraVerilogdesign patternФормування Verilog HDL шаблонів проєктування Intel FPGA проєктівGenerating Verilog HDL design templates for Intel FPGA projectsThesis