Browsing by Author "Barkalov, Olexandr O."
Now showing 1 - 4 of 4
Results Per Page
Sort Options
Item Оптимизация схемы адресации КМУУ с элементарными цепями(Донецький національний техничний університет, 2013) Баркалов, Олександр Олександрович; Barkalov, Olexandr O.; Баркалов, Александр Александрович; Зеленьова, Ірина Яківна; Zeleneva, Irina Ya.; Зеленева, Ирина Яковлевна; Єфименко, Костянтин Миколайович; Efimenko, Konstantin M.; Ефименко, Константин НиколаевичUK: Запропоновано метод зменшення апаратурних витрат у схемі КМПК із елементарними ланцюгами, який орієнтовано на технологію FPGA. Метод засновано на використанні трьох джерел кодів класів псевдоеквівалентних ЕОЛЛ та мультіплексору, який дозволяє вибрати одне з цих джерел. Такій підхід дозволить зменшити число LUT елементів у схемі адресації КМПК. Наведено приклад використання запропонованого методу. EN: The article is devoted to development of synthesis and optimization methods of compositional microprogram control units (CMCU) on FPGA (field-programmable logic arrays). For optimization of a system-on-a-chip resources the method of a structural reduction is used due realization of the compositional microprogram control unit. A method for reducing the hardware amount in the circuit of CMCU with elementary chains oriented on FPGA technology is proposed. The method is based on the usage of three sources of codes classes of pseudoequivalent EOLC (elementary operational linear chains) and a multiplexer to choose one of these sources. RU: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с элементарными цепями, ориентированный на технологию FPGA. Метод основан на использовании трех ис-точников кодов классов псевдоэквивалентных ЭОЛЦ и мультиплексора, позволяющего вы-брать один из этих источников. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода.Item Оптимизация схемы композиционного микропрограммного устройства управления с общей памятью(Запорізький національний технічний університет, 2014) Баркалов, Олександр Олександрович; Barkalov, Olexandr O.; Баркалов, Александр Александрович; Титаренко, Лариса Олександрівна; Titarenko, Larisa O.; Титаренко, Лариса Александровна; Зеленьова, Ірина Яківна; Zeleneva, Irina Ya.; Зеленева, Ирина Яковлевна; Цололо, Сергій Олексійович; Tsololo, Sergey A.; Цололо, Сергей АлексеевичUK: Запропоновано метод зменшення апаратурних витрат у схемі композиційного мік-ропрограмного пристрою керування із загальною пам’яттю при реалізації на мікросхемах FPGA, із урахуванням обмеження на число входів LUT елементів. Метод засновано на за-стосуванні двох джерел кодів класів псевдоеквівалентних операторних лінійних ланцюгів, а також на використанні надмірності, що має місце у вбудованих блоках пам’яті FPGA. Та-кій підхід дозволяє зменшити потрібну кількість LUT елементів у схемі адресації компози-ційного пристрою, внаслідок чого зменшується площа кристалу FPGA, яку займає схема КМУУ із загальною пам’яттю, що дозволяє отримати реалізацію, якій притаманна менша вартість, ніж відомим з літератури аналогам. У статті наведено приклад використання методу. EN: A method for reducing the hardware amount in the circuit of compositional microprogramming control unit with common memory is proposed oriented to FPGA technology. The restrictions of LUT’s input number are taken into account. The method is based on the use of two sources of codes classes of pseudoequivalent operational linear chain and use a multiplexer to choose one of these sources. Also the surplus of FPGA’s embedded memory blocks is used. Such an approach would reduce the number of LUT elements in the addressing subcircuit of compositional microprogramming control unit, that leads to reducing of common hardware amount and price of the unit. An example of the proposed method application is given. RU: Предлагается метод уменьшения аппаратурных затрат в схеме композиционного микропрограммного устройства управления с общей памятью при реализации на микросхе-мах FPGA, с учетом ограничения на число входов LUT элементов. Метод основан на приме-нении двух источников кодов классов псевдоэквивалентных операторных линейных цепей, а также на использовании избыточности встроенных блоков памяти FPGA. Такой подход позволяет уменьшить требуемое число LUT элементов в схеме адресации композиционного устройства, вследствие чего уменьшается площадь кристалла FPGA, занимаемая схемой КМУУ с общей памятью, что позволяет получить реализацию, обладающую меньшей сто-имостью, чем известные из литературы аналоги. В статье описан пример применения предложенного метода.Item Реализация КМУУ с общей памятью на гибридных FPGA(Донецьций національний технічний університет, 2013) Баркалов, Олександр Олександрович; Barkalov, Olexandr O.; Баркалов, Александр Александрович; Титаренко, Лариса Олександрівна; Titarenko, Larisa O.; Титаренко, Лариса Александровна; Єфименко, Костянтин Миколайович; Efimenko, Konstantin M.; Ефименко, Константин Николаевич; Зеленьова, Ірина Яківна; Zeleneva, Irina Ya.; Зеленева, Ирина ЯковлевнаUK:Пропонується метод зменшення апаратурних витрат в схемі КМПК із загальною пам'яттю, який орієнтовано на технологію гібридних FPGA. Метод засновано на використанні двох джерел кодів класів псевдоеквівалентних ОЛЛ та реалізації схеми адресації мікрокоманд на вбудованих PLA. Такий підхід дозволяє зменшити загальну площу кристала, яку займає схема пристрою керування. EN: The proposed method is bound for reducing the hardware amount of scheme compositional microprogramming control unit (CMCU) with shared memory, oriented to the technology of hybrid FPGA. The method is based on the using of the hybrid FPGA structural features. This method is effective if there are certain classes of pseudoequivalent operational linear chains (OLC) in the original control algorithm. Under the certain conditions this method also allows to implement the scheme of addresses as a single unit PLA. This significantly reduces the chip area occupied by the circuit. RU: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с общей памятью, ориентированный на технологию гибридных FPGA. Метод основан на использовании двух источников кодов классов псевдоэквивалентных ОЛЦ и реализации схемы адресации микрокоманд на встроенных PLA. Такой подход позволяет уменьшить общую площадь кристалла, занимаемую схемой устройства управления. Приведен пример применения предложенного метода.Item Реализация КМУУ с элементарными цепями на гибридных FPGA(Донецький національний технічний університет, 2014) Баркалов, Олександр Олександрович; Barkalov, Olexandr O.; Баркалов, Александр Александрович; Титаренко, Лариса Олександрівна; Titarenko, Larisa O.; Титаренко, Лариса Александровна; Зеленьова, Ірина Яківна; Zeleneva, Irina Ya.; Зеленева, Ирина Яковлевна; Єфименко, Костянтин Миколайович; Efimenko, Konstantin M.; Ефименко, Константин НиколаевичUK: В роботі запропоновано метод зменшення апаратурних витрат у схемі КМПК із елементарними ланцю-гами, який орієнтовано на технологію FPGA. Метод засновано на використанні двох джерел кодів класів псевдоеквівалентних ЕОЛЛ та технології гібридних FPGA. Такій підхід дозволить зменшити число LUT елементів у схемі адресації КМПК. Наведено приклад використання запропонованого методу. EN: The proposed method is oriented to reducing the hardware amount of the composite miсroprograming control unit (CMCU) scheme with elementary chains, using the technology of hybrid FPGA. To optimize the hardware cost in the scheme of the control device in the FPGA it’s necessary to reduce the number of arguments and implemented systems in terms of Boolean functions. The idea of the proposed in this paper method is based on the two sources codes classes of pseudoequivalent elementary operational linear chains (EOLC) and replacement LUT-element circuit consisting of embedded blocks PLA (programmable logic array). This is possible by using hybrid technology FPGA, which is actively developing now. In the proposed structure of compositional microprogram control unit uses the following resources crystal hybrid FPGA: LUT-elements for the register and the counter of transition address, PLA blocks for scheme of microinstructions addressing in control memory. The control memory is implemented on reconfigurable memory blocks EMB. These blocks have a specific number of outputs and inputs. At the same time there is a high probability of having unused outputs of EMB included in the control memory. In this paper we propose a method for the synthesis of CMCU, comprising the steps of: forming the set of elementary linear chains for a given flow-chart of the control algorithm; optimal encoding of elementary chains and encoding of their components; formation the sets of pseudoequivalent chains, their optimal encoding; formation of the transition table of compositional microprograming control unit; formation of control memory content; synthesis of scheme CMCU in a given basis. An example of application of the proposed method is given. Scientific novelty of the proposed method is to use features CMCU (classes of pseudoequivalent EOLC) and hybrid FPGA ( fixed number of block outputs and a built- EMB blocks PLA) to reduce the number of elements in the LUT- scheme CMCU elementary chains. The practical significance of the method is to reduce the chip area FPGA, occupied CMCU scheme that allows to get schemes which have a lower cost than prior known analogues. RU: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с элементарными цепями ориентированный на технологию гибридных FPGA. Метод основан на замене LUT-элементов схемой, состоящей из встроенных блоков PLA (programmable logic array), что возможно при использовании данной технологии. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода.