Особенности формирования комплементарных транзисторов для ИМС с диэлектрической изоляцией элементов

Abstract

RU: В работе оптимизированы процессы селективной эпитаксии слоев кремния на структурах Si-SiO2-Si*, процессы формирования диэлектрической изоляции и диффузионных областей комплементарных биполярных транзисторных структур. При формировании диэлектрической изоляции элементов ИМС проводится окисление границы между эпитаксиальными слоями эпимоно-Si и эпи-Si*, расположенной под углом 550 к поверхности. В этом случае градиент механических напряжений направлен или к краевой области объема моно-Si или в объем слоя эпи-Si* и образование механических напряжений достаточных для генерации дефектов в слое эпимоно-Si не происходит. При толщине эпитаксиальной пленки 3,0–4,0 мкм характеристики комплементарных транзисторов составили величины Uке > 20 В и . UK: У роботі оптимізовані процеси селективної епітаксії шарів кремнію на структурах Si-SiO2-Si*, процеси формування діелектричної ізоляції і дифузійних областей комплементарних біполярних транзисторних структур. При формуванні повної діелектричної ізоляції елементів ІМС проводиться окислювання межі між епітаксійними шарами епімоно-Si і епі-Si*, розташованої під кутом 550 до поверхні. У цьому випадку градієнт механічних напруг спрямований або до крайової області об’єму моно-Si або до об’єму шару епі-Si і утворення механічних напруг достатніх для генерації дефектів у шарі епімоно-Si не відбувається. При товщині епітаксійної плівки 3,0–4,0 мкм характеристики комплементарних транзисторів склали величини Uке >20 В и. EN: The processes of a selective epitaxy of silicon layers on the structures Si-SiO2-Si*, formation of dielectric isolation and diffusive areas of complementary bipolar transistor structures are optimized in the work. Complete dielectric isolation of elements IC in episilicon is reached at the expense technology of the structures Si- SiO2-Si* association with the LOCOS technology. Oxidation of the border between layers epimono-Si and epi-Si* is formatted of complete dielectric isolation of elements IC. In this case the border is located at an angle to the surface. In this case the gradient of mechanical tension is directed either to regional area of volume epimono-Si or to layer volume epi-Si * and appearance of mechanical tension, sufficient for emergence of defects in a layer epimono-Si doesn’t happen. Processes of emitter-region diffusion are optimized, which increased the factor of injection of p-n-p-transistors and improved similarity of characteristics of complementary transistors. Epitaxy layers being 3,0–4,0 mcm thick, breakdown tension Uсе >20 В and .