Розробка FPGA cистеми перевірки цілісності даних

Abstract

UK: У ході виконання роботи було проведено аналіз предметної області, що включав дослідження понять цілісності даних, криптографічних хеш-функцій і існуючих рішень. Обґрунтовано вибір алгоритму MD5 і платформи Cyclone IV. Спроєктовано архітектуру системи з двома модулями: інтерфейсним і хешуючим. Реалізацію виконано на мові Verilog у середовищі Quartus II 13.1. Тестування в Aldec Active-HDL 9.1 і апаратно на платі Cyclone IV підтвердило коректність обчислень хеш-значень для різних вхідних даних, включаючи порожні, односимвольні, стандартні та багатоблокові повідомлення. Функціональна верифікація засвідчила збіг результатів із еталонними значеннями. Розроблена система є компактною, гнучкою та готовою до використання в реальних сценаріях, таких як телекомунікації чи вбудовані системи. Її модульна архітектура дозволяє адаптацію до інших хеш-функцій, що забезпечує потенціал для подальшого розвитку. EN: During the work, an analysis of the subject area was conducted, which included a study of the concepts of data integrity, cryptographic hash functions and existing solutions. The choice of the MD5 algorithm and the Cyclone IV platform was justified. The system architecture was designed with two modules: interface and hashing. The implementation was performed in the Verilog language in the Quartus II 13.1 environment. Testing in Aldec Active-HDL 9.1 and hardware on the Cyclone IV board confirmed the correctness of hash value calculations for various input data, including empty, single-character, standard and multi-block messages. Functional verification confirmed the coincidence of the results with the reference values. The developed system is compact, flexible and ready for use in real scenarios, such as telecommunications or embedded systems. Its modular architecture allows adaptation to other hash functions, which provides potential for further development.