Оптимизация схемы адресации КМУУ с элементарными цепями

Simple item page
dc.contributor.authorБаркалов, Олександр Олександрович
dc.contributor.authorBarkalov, Olexandr O.
dc.contributor.authorБаркалов, Александр Александрович
dc.contributor.authorЗеленьова, Ірина Яківна
dc.contributor.authorZeleneva, Irina Ya.
dc.contributor.authorЗеленева, Ирина Яковлевна
dc.contributor.authorЄфименко, Костянтин Миколайович
dc.contributor.authorEfimenko, Konstantin M.
dc.contributor.authorЕфименко, Константин Николаевич
dc.date.accessioned2015-03-24T11:32:03Z
dc.date.available2015-03-24T11:32:03Z
dc.date.issued2013
dc.descriptionБаркалов А.А., Ефименко К.Н., Зеленева И.Я. Оптимизация схемы адресации КМУУ с элементарными цепями // Наукові праці Донецького національного технічного університету. Серія: «Обчислювальна техніка та автоматизація» (ОТА) № 1(24).– Донецьк: ДонНТУ, 2013.– С. 214-221.uk
dc.description.abstractUK: Запропоновано метод зменшення апаратурних витрат у схемі КМПК із елементарними ланцюгами, який орієнтовано на технологію FPGA. Метод засновано на використанні трьох джерел кодів класів псевдоеквівалентних ЕОЛЛ та мультіплексору, який дозволяє вибрати одне з цих джерел. Такій підхід дозволить зменшити число LUT елементів у схемі адресації КМПК. Наведено приклад використання запропонованого методу. EN: The article is devoted to development of synthesis and optimization methods of compositional microprogram control units (CMCU) on FPGA (field-programmable logic arrays). For optimization of a system-on-a-chip resources the method of a structural reduction is used due realization of the compositional microprogram control unit. A method for reducing the hardware amount in the circuit of CMCU with elementary chains oriented on FPGA technology is proposed. The method is based on the usage of three sources of codes classes of pseudoequivalent EOLC (elementary operational linear chains) and a multiplexer to choose one of these sources. RU: Предлагается метод уменьшения аппаратурных затрат в схеме КМУУ с элементарными цепями, ориентированный на технологию FPGA. Метод основан на использовании трех ис-точников кодов классов псевдоэквивалентных ЭОЛЦ и мультиплексора, позволяющего вы-брать один из этих источников. Такой подход позволит уменьшить число LUT элементов в схеме адресации КМУУ. Приведен пример применения предложенного метода.uk
dc.identifier.issn2075-4272
dc.identifier.urihttp://eir.zntu.edu.ua/handle/123456789/234
dc.language.isoruuk
dc.publisherДонецький національний техничний університетuk
dc.subjectкомпозиційний мікропрограмний пристрій керуванняuk
dc.subjectграф-схема алгоритму керуванняuk
dc.subjectелементарний операторний лінійний ланцюгuk
dc.subjectлогічна схема пристрою керуванняuk
dc.subjectcompositional microprograming control unituk
dc.subjectflow-chart of control algorithmuk
dc.subjectelementary operational linear chainuk
dc.subjectlogic circuit of coontrol unituk
dc.subjectкомпозиционное микропрограммное устройство управленияuk
dc.subjectграф-схема управляющего алгоритмаuk
dc.subjectэлементарная операторная линейная цепьuk
dc.subjectлогическая схема устройства управленияuk
dc.titleОптимизация схемы адресации КМУУ с элементарными цепямиuk
dc.title.alternativeOptimization of addressing circuit for CMCU with elementary chainsuk
dc.title.alternativeОптимізація схеми адресації КМПК із елементарними ланцюгамиuk
dc.typeArticleuk

Files

Original bundle
Now showing 1 - 1 of 1
Thumbnail Image
Name:
ВТА_Barkalov_Efimenko_Zelenyova.pdf
Size:
330.9 KB
Format:
Adobe Portable Document Format
Description:
Статті
Download
License bundle
Now showing 1 - 1 of 1
No Thumbnail Available
Name:
license.txt
Size:
1.71 KB
Format:
Item-specific license agreed upon to submission
Description:
Download

Collections

Наукові статті кафедри КС та М