Розробка суматору чисел з рухомою крапкою на FPGA
dc.contributor.author | Зеленьова, Ірина Яківна | |
dc.contributor.author | Дьячук, Тетяна Сергіївна | |
dc.contributor.author | Діденко, А. Є. | |
dc.date.accessioned | 2025-01-08T08:42:34Z | |
dc.date.available | 2025-01-08T08:42:34Z | |
dc.date.issued | 2020 | |
dc.description | Зеленьова І. Я. Розробка суматору чисел з рухомою крапкою на FPGA / І. Я. Зеленьова, Т. С. Дьячук, А. Є. Діденко // Тиждень науки-2020. Факультет комп’ютерних наук і технологій. Тези доповідей науково-практичної конференції, Запоріжжя, 13-17 квітня 2020 р. / Редкол. : В. В. Наумик (відпов. ред.) Електрон. дані. – Запоріжжя : НУ «Запорізька політехніка», 2020. – С. 27-29. | |
dc.identifier.uri | https://eir.zp.edu.ua/handle/123456789/18353 | |
dc.language.iso | uk | |
dc.publisher | Тези доповідей науково-технічної конференції | |
dc.subject | FPGA | |
dc.subject | рухома крапка | |
dc.subject | арифметичні операції | |
dc.subject | суматор | |
dc.title | Розробка суматору чисел з рухомою крапкою на FPGA | |
dc.type | Thesis |