Synthesis of VHDL-model of a finite state machine with datapath of transitions

Abstract

EN: Context. The problem of building a program model of a finite state machine with datapath of transitions using VHDL language is considered. The model synthesis process is identified with the synthesis of this type of finite state machine, since the built model can be used both for the analysis of the device’s behavior and for the synthesis of its logic circuit in the FPGA basis. The object of the research is the automated synthesis of the logic circuit of the finite state machine with the datapath of transitions, based on the results of which numerical characteristics of the hardware expenses for the implementation of the state machine circuit can be obtained. This makes it possible to evaluate the effectiveness of using this structure of the finite state machine when implementing a given control algorithm. Objective. Development and research of a VHDL model of a finite state machine with datapath of transitions for the analysis of the behavior of the state machine and the quantitative assessment of hardware expenses in its logic circuit. Method. The research is based on the structural diagram of a finite state machine with datapath of transitions. The synthesis of individual blocks of the structure of the state machine is carried out according to a certain procedure by the given graph-scheme of the con-trol algorithm. It is proposed to present the result of the synthesis in the form of a VHDL description based on the fixed values of the states codes of the state machine. The process of synthesizing the datapath of transitions, the block of formation of codes of transitions operations and the block of formation of microoperations is demonstrated. VHDL description of that blocks is carried out in a synthesizable style, which allows synthesis of the logic circuit of the finite state machine based on FPGA with the help of modern CAD and obtaining numerical characteristics of the circuit, in particular, the value of hardware expenses. To analyze the correctness of the synthesized circuit, the process of developing the behavioral component of the VHDL model, the function of which is the generation of input signals of the finite state machine, is considered. The classical combination of the synthesizable and behavioral parts of the model allows presenting the results of the synthesis of a finite state machine with datapath of transitions as a separate project that can be used as a structural component of the designed digital system. Results. Using the example of an abstract graph-scheme of the control algorithm, a VHDL model of a finite state machine with datapath of transitions was developed. With the help of CAD AMD Vivado, a synthesis of the developed model was carried out and behavioral modeling of the operation of the finite state machine circuit was carried out. The results of the circuit synthesis made it possible to obtain the value of hardware expenses when implementing the circuit in the FPGA basis. According to the results of behavioral modeling, time diagrams were obtained, which testify to the correctness of the implementation of the functions of transitions and outputs of the synthesized state machine. Conclusions. In traditional VHDL models of finite state machines, the states do not contain specific codes and are identified using literals. This allows CAD to encode states at its own discretion. However, this approach is not suitable for describing a finite state machine with datapath of transitions. The transformation of states codes using a set of arithmetic and logic operations requires the use of fixed values of states codes, which determines the specifics of the VHDL model proposed in this paper. This and similar models can be used, in particular, in the study of the effectiveness of a finite state machine according to the criterion of hardware expenses in the device circuit. UK: Актуальність. Розглянуто задачу побудови програмної моделі мікропрограмного автомата з операційним автоматом переходів мовою VHDL. Процес синтезу моделі ототожнюється із синтезом даного типу автомата, оскільки побудована модель може бути використана як для аналізу поведінки пристрою, так і для синтезу логічної схеми в базисі FPGA. Об’єктом дослідження є автоматизований синтез логічної схеми мікропрограмного автомата з операційним автоматом переходів, за результатами якого можуть бути отримані чисельні характеристики апаратурних витрат на реалізацію схеми автомата. Це дозволяє оцінити ефективність використання даної структури мікропрограмного автомата при реалізації заданого алгоритму керування. Мета. Розробка і дослідження VHDL-моделі мікропрограмного автомата з операційним автоматом переходів для аналізу поведінки автомата та кількісної оцінки апаратурних витрат в його логічній схемі. Метод. В основу дослідження покладено структурну схему мікропрограмного автомата з операційним автоматом переходів. Синтез окремих блоків структури автомата здійснюється за певною процедурою відповідно до заданої граф-схеми алгоритму керування. Результат синтезу запропоновано представляти у вигляді VHDL-опису, що оснований на фіксованих значеннях кодів станів автомата. Продемонстрований процес синтезу операційного автомата переходів, блоку формування кодів операцій переходів та блоку формування мікрооперацій. VHDL-опис даних блоків здійснюється у синтезованому стилі, що дозволяє провести синтез логічної схеми автомата в базисі FPGA за допомогою сучасних САПР та отримати числові характеристики схеми, зокрема значення апаратурних витрат. Для аналізу коректності роботи синтезованої схеми розглянуто процес розробки поведінкової складової VHDL-моделі, функцією якої є генерація вхідних сигналів автомата. Класичне поєднання синтезованої та поведінкової частин моделі дозволяє представити результати синтезу мікропрограмного автомата з операційним автоматом переходів як окремий проєкт, що може бути використаний в якості структурної складової проєктованої цифрової системи. Результати. На прикладі абстрактної граф-схеми алгоритму керування розроблено VHDL-модель мікропрограмного автомата з операційним автоматом переходів. За допомогою САПР AMD Vivado проведено синтез розробленої моделі та проведене поведінкове моделювання роботи схеми автомата. Результати синтезу схеми дозволили отримати значення апаратурних витрат при реалізації схеми в базисі FPGA. За результатами поведінкового моделювання отримані диаграми часу, які свідчать про коректність реалізації функцій переходів та виходів синтезованого автомата. Висновки. У традицйних VHDL-моделях кінцевих автоматів стани не містять конкретних кодів і ідентифікуються за допомогою літералів. Це дозволяє САПР проводити кодування станів на власний розсуд. Однак такий підхід не підходить для опису мікропрограмного автомата з операційним автоматом переходів. Перетворення кодів станів за допомогою множини арифметико-логічних операцій вимагає використання фіксованих значень кодів станів, що визначає специфіку VHDL-моделі, запропонованої в даній роботі. Дана і подібні моделі можуть бути використані, зокрема, при дослідженні ефективності мікропрграмного автомата за критерієм апаратурних витрат в схемі пристрою.