Послідовний обчислювач на ПЛІС і апаратною оптимізацією

dc.contributor.authorЧароватий, Павло Геннадійович
dc.contributor.authorCharovatiy, Pavel G.
dc.date.accessioned2025-04-16T10:49:34Z
dc.date.available2025-04-16T10:49:34Z
dc.date.issued2024
dc.descriptionЧароватий П.Г. Послідовний обчислювач на ПЛІС з апаратною оптимізацією: магістерська робота, спеціальність 123 Комп'ютерна інженерія / П.Г. Чароватий – Запоріжжя: НУ «Запорізька політехніка», 2024. – 63 c.
dc.description.abstractUK: Цифрові системи, що застосовуються у мобільних пристроях, промислових контролерах та системах автоматизації складаються із взаємодії керуючого та операційного автомата, які забезпечують управління процесами і виконання обчислень. З розвитком технологій зростають вимоги до їх продуктивності, енергоефективності та мініатюризації. Сучасні тенденції мікромініатюризації й оптимізації апаратних ресурсів диктують необхідність архітектурної оптимізації для досягення високої ефективності при мінімальних апартаних витратах. Баланс між швидкодією та апаратною складністю є ключовим фактором: використання послідовних обчислювачів забезпечує простоту реалізації, але обмежує швидкодію через неможливість паралельної обробки задач. Натомість паралельне підключення кількох послідовних обчислювачів дозволяє обробляти декілька задач одночасно, що значно підвищує продуктивність. Вибір архітектури операційного автомата з узагальненими мікроопераціями дозволяє знизити апаратні витрати без зниження швидкодії, що важливо для систем із жорсткими обмеженнями на енергоспоживання та розміри. EN: Digital systems used in mobile devices, industrial controllers, and automation systems consist of the interaction of a control and operational automaton, which provide process control and calculation performance. With the development of technologies, the requirements for their performance, energy efficiency, and miniaturization are increasing. Modern trends in microminiaturization and optimization of hardware resources dictate the need for architectural optimization to achieve high efficiency at minimal hardware costs. The balance between speed and hardware complexity is a key factor: the use of sequential computers provides simplicity of implementation, but limits speed due to the inability to process tasks in parallel. In contrast, the parallel connection of several sequential computers allows processing several tasks simultaneously, which significantly increases productivity. The choice of an operational automaton architecture with generalized microoperations allows reducing hardware costs without reducing speed, which is important for systems with strict restrictions on power consumption and size.
dc.identifier.urihttps://eir.zp.edu.ua/handle/123456789/20646
dc.language.isouk
dc.publisherНаціональний університет «Запорізька політехніка»
dc.subjectmethods of operation unit synthesis
dc.subjectarchitectural methods for optimizing operational units
dc.subjectdesign and implementation of digital devices on Altera chips
dc.subjectметоди синтезу операційних автоматів
dc.subjectархітектурні методи оптимізації операційних автоматів
dc.subjectпроектування та реалізація цифрових пристроїв на мікросхемах Altera
dc.titleПослідовний обчислювач на ПЛІС і апаратною оптимізацією
dc.title.alternativeSequential calculator on FPGA with hardware optimization
dc.typeMaster thesis

Files

Original bundle

Now showing 1 - 2 of 2
Loading...
Thumbnail Image
Name:
Aref_Charovatiy.pdf
Size:
748.84 KB
Format:
Adobe Portable Document Format
Loading...
Thumbnail Image
Name:
PZ_Charovatiy.pdf
Size:
2.26 MB
Format:
Adobe Portable Document Format

License bundle

Now showing 1 - 1 of 1
Loading...
Thumbnail Image
Name:
license.txt
Size:
1.71 KB
Format:
Item-specific license agreed upon to submission
Description: